存储周期：连续启动两次操作所需间隔的最小时间 体现主存的速度 （纳秒ns） 存储器的两个基本操作为读出与写入，是指将信息在存储单元与存储寄存器(MDR)之间进行读写。存储器从接收读出命令到被读出信息稳定在MDR的输出端为止的时间间隔，称为取数时间TA；两次独立的存取操作之间所需的最短时间称为存储周期TMC。内存的存取周期一般为60ns-120ns。单位以纳秒（ns）度量，换算关系1ns=10-3ms=10-6s，常见的有60ns、70ns、80ns、120ns等几种，相应在内存条上标为-6、-7、-8、-120等字样。这个数值越小，存取速度越快，但价格也便随之上升。在选配内存时，应尽量挑选与CPU系统总线时钟周期相匹配的内存条 存储周期，通常用访问周期T（又称存取周期、存取时间等）表示。 存储系统的存储周期与命中率H的关系非常大。 命中率：可以简单地定义为在M1存储器中访问到的概率，它一般用模拟实验的方法得到。选择一组有代表性的程序，在程序执行过程中分别统计对M1存储器的访问次数N1和对M2存储器的访问次数N2，然后代入下面的（3－1）关系式计算。 ·······（3－1） 整个存储系统的访问周期可以用M1和M2两个存储器的访问周期T1，T2和命中率H来表示： T＝H·T1＋(1－H)·T2 （3－2） 当命中率H→1时，T→T1，即存储系统的访问周期T接近于速度比较快的M1存储器的访问周期T1。
